[논문 리뷰]WideSA의 Routing-Aware PLIO 할당 알고리즘
Published:
WideSA는 Versal ACAP에서 높은 AIE 배열 활용도를 달성하기 위한 매핑 방안입니다. 라우팅-인식 PLIO 할당 알고리즘을 통해 PLIO 포트와 AIE 코어 사이의 데이터 입/출력 경로를 구축하고, 컴파일 성공률을 높입니다.
Versal AI Engine
[Paper Review]WideSA: Routing-Aware PLIO Allocation Algorithm
Published:
WideSA uses a routing-aware PLIO allocation algorithm to solve routing problems that occur during high AIE utilization. Through this algorithm, it constructs data input/output paths between PLIO ports and AIE cores, improving compilation success rate.
[논문 리뷰]MaxEVA의 AI Engine 커널 배치 전략 및 통신 방식
Published:
MaxEVA 프레임워크는 Versal AI Engine 배열의 활용도를 최대화하고 MatMul 커널과 애더 트리 간의 통신에서 DMA 사용을 최소화하여 효율성을 높이는 정교한 배치 전략을 사용합니다.
[Paper Review]MaxEVA: AI Engine Kernel Placement Strategy and Communication Methods
Published:
The MaxEVA framework employs a sophisticated placement strategy that maximizes Versal AI Engine array utilization and minimizes DMA usage in communication between MatMul kernels and adder trees, enhancing overall efficiency.